안녕하세요
트랜지스터 회로에 대해서 궁금한내용이있어서 글을 올립니다.
sedra 책에도 보면 나와있듯이 " 많은 회로 설계자들은 트랜지스터 회로의 근본적인 해석 방법을 연구하지만 , .." 이라는 말이 나와있습니다.
이말은 트랜지스터 회로해석을 근본적으로 할수있는 어떤 공통된 방법을 찾기가 쉽지않다는것을 의미하나 ? 하고 생각해볼수도있습니다.
그런데 실제로 트랜지스터 회로를 해석하다보면 전기회로(RLC) 를 해석할때와 달리 KVL,KCL 을 쓰는것이아니고 , 어떤 바이어스로 구성되었으며(이조차도 책에 나온 이미터,베이스 등등 10가지정도의 경우에한해서)
그 구성된 바이어스 명을 알면 그에 따른 해석방식으로 계산을 하는게 전부입니다.
그런데 전기회로는 KVL,KCL 만알면 1차미방,2차미방을 세워서 푸는데 , 이런경우 몇번 하다보면 어떤 RLC 구성의 회로가 나오더라도 풀수있다! 라는 느낌이 딱오는데 , 트랜지스터 회로는 그렇지않습니다.
