arm architecture Development Guide chap2 pipeline 관련 질문입니다.
Arm Architecture Development Guide 번역 본을 보고 있습니다.
책 내용중에서 arm 파이프라인의 특징이라고 나와 있는데
3번째가. execute단계에 있는 명령어는 exception이 발생하더라도 수행한다
라고 나와 있습니다.
예를들어 3단 파이프 라인이라면
1 2 3
명령어1 :fetch - decode - execute
명령어2 : fetch - decode - execute
명령어2 : fetch - decode - execute
이렇게 될 것이라고 생각합니다.
여기서는 3번 상황에서 fiq나 irq가 발생했다면 execute단계에 있는 명령어1 은 실행하고
exception Handler를 실행하고 리턴할때 명령어1은 수행했으므로 명령어2 로 돌아 갈 것입니다.
하지만 만약 5단계 파이프 라인이라면
Fetch=> Decode => Execute => Memory=> Register Write-back 이렇게 됩니다.
예를 나타내 보면
1 2 3 4 5 6 7 8 9 10 11 12 13 14
명령어 1: F=>D=>E=>M=> R F=>D=>E=>M=> R
명령어 2: F=>D=>E=> M=>R F=> D=>E=> M => R
명령어 3: F=>D=> E=> M=>R F=>D=> E => M=> R
명령어 4: F=> D=> E=>M=>R F=> D => E=> M => R
명령어 5: F=> D=>E=> M=>R F=> D=> E => M => R
여기에서 만약 8의 상황에서 fiq나 irq가 걸렸다면 명령어1(execute), 명령어4(memory), 명령어5(register write back)
명령어는 exception 에 관계없이 수행 되어 exception handler에서 리턴해서 돌아 올때
명령어 2부터 실행 하는 것입니까.
올리신 예제를 이해하기는 힘드나....
exception 을 implicit BL 명령으로 해석하시면 답이 될 것 같은데요. 명령어 사이클 테이블에도 그렇게 설명되어 있구요.
--
민법 제 2 조 제 2 항 - 권리는 남용하지 못한다.
민법 제 2 조 제 2 항 - 권리는 남용하지 못한다.
댓글 달기