32 bit address space
4 KB page size
L1, L2, and TLBs (4-way set associative)
inst TLB (32 entries, 8 sets)
data TLB (64 entries, 16 sets)
L1 i-cache and d-cache (16 KB , 32 B line size, 128 sets)
L2 cache unified (128 KB ~ 2 MB)
# Symbols
Components of the virtual address (VA)
+- TLBI: TLB index
+- TLBT: TLB tag
+- VPO: virtual page offset
+- VPN: virtual page number
Components of the physical address (PA)
+- PPO: physical page offset (same as VPO)
+- PPN: physical page number
+- CO: byte offset within cache line
+- CI: cache index
+- CT: cache tag
Other
+- PDBR: Page directory base register
조건이 좀더 필요하겠지만,
"보호모드"라고 가정을 하면
논리적이고 선형적인 가상의 주소공간이 생깁니다.
제가 알기론...
기본적으로 보여주는 주소들은 다 Virtual Address 인걸로 알고 있습니다...
그러니 이러한 것에 대한 mapping 작업도 필요한 것이고요...
memory의 Phisical Address 를 이용해서 작업을 한다면...
정말 머리 아플거 같은데...
근데 선형주소는 어떤걸 의미를 하시는 건지?
TI DSP 에서 Memory 부분 설게를 한다고...
여러 자료를 뒤진적이 있는데...
아직도 이런 부분분 이해가 잘...-_-ㅋ
아직도 배울게 너무 많네요...
<어떠한 역경에도 굴하지 않는 '하양 지훈'>
#include <com.h> <C2H5OH.h> <woman.h>
do { if (com) hacking(); if (money) drinking(); if (women) loving(); } while (1);
논리주소도 맞고 선형주소도 맞습니다.
조건이 좀더 필요하겠지만,
"보호모드"라고 가정을 하면
논리적이고 선형적인 가상의 주소공간이 생깁니다.
울랄라~ 호기심 천국~!!
http://www.ezdoum.com
제가 알기론...기본적으로 보여주는 주소들은 다 Virtual Add
제가 알기론...
기본적으로 보여주는 주소들은 다 Virtual Address 인걸로 알고 있습니다...
그러니 이러한 것에 대한 mapping 작업도 필요한 것이고요...
memory의 Phisical Address 를 이용해서 작업을 한다면...
정말 머리 아플거 같은데...
근데 선형주소는 어떤걸 의미를 하시는 건지?
TI DSP 에서 Memory 부분 설게를 한다고...
여러 자료를 뒤진적이 있는데...
아직도 이런 부분분 이해가 잘...-_-ㅋ
아직도 배울게 너무 많네요...
<어떠한 역경에도 굴하지 않는 '하양 지훈'>
#include <com.h> <C2H5OH.h> <woman.h>
do { if (com) hacking(); if (money) drinking(); if (women) loving(); } while (1);
질문하고서, 답변을 읽고서, 좀더 곰곰히 생각해보니,logical a
질문하고서, 답변을 읽고서, 좀더 곰곰히 생각해보니,
logical address인 것 같네요.. :D
감사합니다.
댓글 달기