(컴퓨터 구조) 디지털 응용 설계 - 4비트 시프트 레지스터가 정확히 이해가 가지 않네요.
글쓴이: happyoht11 / 작성시간: 수, 2016/05/18 - 10:10오후
4비트 시프트 레지스터가 첨부된 사진에 있는 표와 같이 sh=0, L=1이면 시프트 레지스터에 클럭이 가해져서 인가되면 4개의 대이터 입력(DA,DB,DC,DD)은 플립-플롭에 병렬로 로드된다고 배웠습니다.
여기서 '병렬 로드'라는 것이 정확히 어떻게 된다는 것인지 궁금합니다.
File attachments:
첨부 | 파일 크기 |
---|---|
![]() | 2.14 MB |
Forums:
DA, DB, DC, DD 의 값들이 클럭의 보통
DA, DB, DC, DD 의 값들이
클럭의 보통 상승에지(rising edge)에서 동시에 각각 QA, QB, QC, QD에 로드되는 것을 의미합니다.
serial 통신할때 많이 쓰이죠. 송신측에서 인풋으로 (1비트 이상의 덩어리 된)병렬데이타를 위와 같이 병렬로드하고
그다음에 클럭에 맞취 한 비트씩 시리얼라인 아웃풋으로 쉬프트해서 전송합니다.
댓글 달기