Makefile이 길어서 반복문으로 처리하려면 어떻게 하나요 ?
글쓴이: ukyoukyo / 작성시간: 화, 2011/01/25 - 2:29오후
디렉토리내부에 Makefile, a.c, b.c, c.c 라는 파일이 있는데요,
현재는 아래와 같은 Makefile을 작성하여 빌드하고 있습니다.
TARGET = test_program
SRCS = $(wildcard *.c)
OBJS = $(SRCS:.c=.o)
default: $(TARGET)
$(TARGET): $(OBJS)
gcc $(OBJS) -o $(TARGET)
a.o: a.c
gcc $(@:%o=%c) -o $@
b.o: b.c
gcc $(@:%o=%c) -o $@
c.o: c.c
gcc $(@:%o=%c) -o $@
a.c, b.c, c.c 파일 3개밖에 없어서 일일이 a.o, b.o, c.o 처럼 적어주고 있는데요,
소스파일이 d.c, e.c, f.c... 처럼 아주 많아지면 어떻게 처리할 수 있는지요 ?
makefile 문법중에 for나 foreach를 보았는데, 마땅히 반복처리할 방법이 떠오르지 않더군요.
makefile에서 반복처리를 해보신분들의 힌트를 부탁드립니다...
Forums:
반복처리를 할게 아니라 SUFFIX룰이나 패턴룰로
반복처리를 할게 아니라 SUFFIX룰이나 패턴룰로 처리하면 될것 같은데요. .c.o같은룰은 기본이라 위에처럼 쓸 필요도 없이 a.o: a.c라인 부터 마지막 라인가지는 지워도 됩니다. 물론 원하면 재정의도 가능할것이고요.
예를들어 *.txt예서 *.tt를 생성하려면,
.SUFFIXES: .txt .tt .txt.tt: sed 's/ABC/DEF/g' $< > $@이런 SUFFIX룰을 추가 해주면 되겠죠. 패턴룰을 지원하는 make면 패턴룰을 사용하면 더 유연하게 할수도 있을거예요.
얼마전에 어떤 소스를 빌드해봤는데요.
autogen.sh 을 사용한 소스였는데. 자동으로 make파일을 생성해주는거 같았습니다.
상관은 없지만. qt도 qmake -project하면 프로젝트 만들어지고 그래요.
----------------------------------------------------------------------------
젊음'은 모든것을 가능하게 만든다.
매일 1억명이 사용하는 프로그램을 함께 만들어보고 싶습니다.
정규 근로 시간을 지키는. 야근 없는 회사와 거래합니다.
각 분야별. 좋은 책'이나 사이트' 블로그' 링크 소개 받습니다. shintx@naver.com
이렇게 하면 되나요?
%.o : %.c
gcc -c $(CFLAGS) $< -o $@
이렇게 하면 되나요?
% 문자를 사용해 해당 확장자(suffix)를 가진 파일을 지정할 수 있습니다.
——
———
Life is a tragedy when seen in close-up, but a comedy in long-shot. - Chaplin, Charlie -
autoconf, automake 등에 대해
autoconf, automake 등에 대해 살펴보심이..
이렇게 하시면 될거에요
sub = a.c b.c c.c
for dir in $(sub); do\
$(MAKE) -C $$dir;
done