미세공정기술에는 분명 한계가 있지 않나요? 지금의 CPU가 multi core로 전환된 것도 미세공정기술의 한계가 원인인 것으로 아는데요.
수직으로 쌓을 수 있습니다. 자세한건 모르겠네요.
덧... MCP(Multi Chip Package)라고 하는군요. 근데 미세 공정의 한계 때문에 나온건지는 알 수 없네요. 제가 이쪽 전문가가 아니기 때문에... 매달 오는 IDEC잡지를 통해서 그냥 대충 알고 있는 겁니다. ------------------------ 냐옹~~
------------------------ 냐옹~~
뭔진 모르겠는데 그..전선의 굵기라고 해야되나요...그게
원자의 배열굵기만 해지면 그사이로 전류가 흐르다가 줄줄새버려서 폭팔적인 발열이 일어난다고 하는소리를 어디서 들었는데 정확하진 않습니다...
터널링 이펙트라고 해서 그냥 전자가 높은 확률로 통과를 해버려서 합선된 거 같은 효과를 내게 됩니다. 공정을 미세화 하더라도 어쩔 수 없는 문제죠 ㅠㅠ
-- 오랫동안 꿈을 그리는 사람은 그 꿈을 닮아간다...
http://mytears.org ~(~_~)~ 나 한줄기 바람처럼..
오랫동안 꿈을 그리는 사람은 그 꿈을 닮아간다...
1. (intel기준으로) 현재 판매되고 있는 Core2duo는 45nm 공정이고,
인텔 내부적으로는 32nm공정이 상당히 많이 진행되었다고 합니다. 일반인들이
아는 것보다 많이 진행되었다고 하더군요 (인텔에서 인턴쉽하고 있는 친구에게 들었음)
2. MCP로 옮겨간건, 공정 기술이 발전해서 같은 기능/성능의 코어를 만드는데 필요한
면적이 줄어들고, 공정 단가가 낮아져서 같은 값에 높은 성능의 칩셋을 팔기 위해서
라고 합니다. (저희 교수님 말씀)
3. 이것도 공정 기술의 발전하고 관련이 있을 것같은데요, 클럭수를 높이는 것도 거의
한계에 부딪혔다고 합니다. 현재 사용되고 있는 소재로 지금까지 클럭수를 높이는 기술을
적용해서 클럭수가 높아지는 추세를 따라가다보면 (이론적으로) 단위면적당 발열량이
핵융합(?)에 가깝다고 하더군요 (이것도 인텔 친구에게)
4. 클럭당 드라이브를 걸수 있는 게이트수도 한계에 가깝다고 합니다.
(이건 무슨 이야긴지 잘 모르겠습니다)
5. 멀티코어나 그에 관련된 메모리/캐쉬 논문들은 이미 10,20여년전에 나온 것들이 많다고 합니다.
이론상으로만 남아있다가 공정기술이 발달하다보니 요즘은 그 당시 논문들을 참고해서
넣는 것에 불과하다는게 저희 교수님 주장...
- 학부 다닐 때 반도체 공학 C 받은 이후로 반도체쪽 이론은 "맹"입니다. 틀린 부분이 있으면
지적해주세요 ^^;;
Multi Chip Package 는 적층 구조로 여러 칩을 쌓는 기술을 의미합니다.
다시 말하면, 첫번째 칩 위에 점착성 물질(Spacer)을 씌우고 그 위에 두번째 칩을 쌓아 올려서 실제 회로 면적보다 더 적은 공간에도 칩을 사용할 수 있는 기술입니다.
플래시 메모리 칩이나, SDRAM 소자 등에 쓰입니다.
가끔 MLC(Multi Level Cell), SLC(Single Level Cell) 기술과 헷갈리시는 분들도 계시는데, 그 기술과는 다른 부분의 기술입니다. ==== ( - -)a 이제는 학생으로 가장한 백수가 아닌 진짜 백수가 되어야겠다.
4번의 경우는.
클럭이 수 백MHz까지는 별 문제가 안되지만, GHz 이상 넘어가면 한클럭당 이동하는 전자의 거리가 몇 cm밖에 안된답니다. 하지만 소자 수가 늘어나면 그만큼 회로가 늘어나고 전체 길이도 늘어납니다. 개별 유닛별로는 회로가 줄어들겠지만 전체적으로 보면 많아지죠.
이때문에 전체에 클럭이 동일하게 들어가도록 하기 위해 회로 설계를 특수하게 합니다. (몇가지 방법이 있는걸로 알고 있습니다) 안하면 clock skew(각 부분마다 clock이 다르게 들어옴)때문에 정상적인 동작이 이루어지지 않기 때문입니다.
Written By the Black Knight of Destruction
이때문에 전체에 클럭이 동일하게 들어가도록 하기 위해 회로 설계를 특수하게 합니다. (몇가지 방법이 있는걸로 알고 있습니다)
무슨 방법이 있나요?
복합 회로의 경우 PLL을 여러개 두어 칩 안 회로의 목적마다 다른 클럭을 쓰고 동기화 할 수 있습니다.
혹은 클럭을 위한 버스를 물리적으로 따로 두어 클럭의 진행이 동일하도록 만든 경우도 있습니다.
조금 복잡한 경우는 지연된 클럭을 이용하여 다른 부분의 회로에서 사용하고,
같은 값을 쓰는 곳에서 동기화 하는 회로를 통해 맞추는 경우도 있습니다. ==== ( - -)a 이제는 학생으로 가장한 백수가 아닌 진짜 백수가 되어야겠다.
전자공학쪽을 자세히 못들어서 잘은 모르겠습니다. 가장 간단한 것은 클럭 라인을 최우선으로 배치를 해서 각 유닛마다 최단거리로 들어가도록 하는 것이고, 그외에도 여러가지가 있을겁니다.
예를 들자면 알파cpu 같은 경우는 클럭 라인이 중앙의 2개 축에서 사방으로 뻗어나가서 각 유닛으로 공급되는 형태로 되어 있습니다.
글 내용을 좀 수정해야겠네요. 알파칩도 수백MHz짜리 칩인데 그런것까지 고려했다면 지금 나오는 GHz대의 칩들은 어느 정도인지 아실겁니다.
아...
4번의 경우에는 전자의 이동 거리 문제가 아닙니다... 그건 마이너한 문제구요...
4번을 알기 위해서는 왜 Buffer나 Inverter를 Driver 라고 하는 지를 이해해야 합니다...
Driver... 달리 말하면 펌프입니다... 일반적인 펌프에서 알 수 있듯이 Driver의 역할을 미약한 신호를
받아서 증폭 또는 신호 복원을 하는 역할을 합니다...
하지만, 그 신호 복원을 위해서는 많은 전자가 필요합니다...
선폭이 너무 얇아지게 되면 그 전자의 수가 문제가 되는 거죠... 여러 개의 아웃풋을 제대로 펌핑할 수가 없습니다.
아시다시피, 메모리가 아니더라도 모든 전자 회로는 Capacitor를 이용하여 신호를 처리합니다.
그 Capacitor를 채우려면 그 만큼의 전자 수가 필요합니다.
이제 선폭을 더 줄이면 시간 당 채울 수 있는 Capacitor의 수 (Fan-Out)가 적어 지게 되는 겁니다.
그것도 전공분야가 아니었던 사람한테 들었던건데 그간 듣지 못해서 적층기술이 실효성이 없어서 관뒀는 줄 알았는데...
놀랍군요.
생각해보니 속도와는 별개로 용량을 늘리는 측면에서 적층기술은 상당히 쓸만하겠군요.
수직으로 샇을 수
수직으로 쌓을 수 있습니다. 자세한건 모르겠네요.
덧...
MCP(Multi Chip Package)라고 하는군요. 근데 미세 공정의 한계 때문에 나온건지는 알 수 없네요. 제가 이쪽 전문가가 아니기 때문에... 매달 오는 IDEC잡지를 통해서 그냥 대충 알고 있는 겁니다.
------------------------
냐옹~~
------------------------
냐옹~~
그..
뭔진 모르겠는데 그..전선의 굵기라고 해야되나요...그게
원자의 배열굵기만 해지면 그사이로 전류가 흐르다가 줄줄새버려서 폭팔적인 발열이 일어난다고 하는소리를 어디서 들었는데 정확하진 않습니다...
터널링 이펙트라고
터널링 이펙트라고 해서 그냥 전자가 높은 확률로 통과를 해버려서 합선된 거 같은 효과를 내게 됩니다. 공정을 미세화 하더라도 어쩔 수 없는 문제죠 ㅠㅠ
--
오랫동안 꿈을 그리는 사람은 그 꿈을 닮아간다...
http://mytears.org ~(~_~)~
나 한줄기 바람처럼..
오랫동안 꿈을 그리는 사람은 그 꿈을 닮아간다...
http://mytears.org ~(~_~)~
나 한줄기 바람처럼..
주워들은것들 모아보면요.
1. (intel기준으로) 현재 판매되고 있는 Core2duo는 45nm 공정이고,
인텔 내부적으로는 32nm공정이 상당히 많이 진행되었다고 합니다. 일반인들이
아는 것보다 많이 진행되었다고 하더군요 (인텔에서 인턴쉽하고 있는 친구에게 들었음)
2. MCP로 옮겨간건, 공정 기술이 발전해서 같은 기능/성능의 코어를 만드는데 필요한
면적이 줄어들고, 공정 단가가 낮아져서 같은 값에 높은 성능의 칩셋을 팔기 위해서
라고 합니다. (저희 교수님 말씀)
3. 이것도 공정 기술의 발전하고 관련이 있을 것같은데요, 클럭수를 높이는 것도 거의
한계에 부딪혔다고 합니다. 현재 사용되고 있는 소재로 지금까지 클럭수를 높이는 기술을
적용해서 클럭수가 높아지는 추세를 따라가다보면 (이론적으로) 단위면적당 발열량이
핵융합(?)에 가깝다고 하더군요 (이것도 인텔 친구에게)
4. 클럭당 드라이브를 걸수 있는 게이트수도 한계에 가깝다고 합니다.
(이건 무슨 이야긴지 잘 모르겠습니다)
5. 멀티코어나 그에 관련된 메모리/캐쉬 논문들은 이미 10,20여년전에 나온 것들이 많다고 합니다.
이론상으로만 남아있다가 공정기술이 발달하다보니 요즘은 그 당시 논문들을 참고해서
넣는 것에 불과하다는게 저희 교수님 주장...
- 학부 다닐 때 반도체 공학 C 받은 이후로 반도체쪽 이론은 "맹"입니다. 틀린 부분이 있으면
지적해주세요 ^^;;
Multi Chip Package 공정에 대하여...
Multi Chip Package 는 적층 구조로 여러 칩을 쌓는 기술을 의미합니다.
다시 말하면, 첫번째 칩 위에 점착성 물질(Spacer)을 씌우고 그 위에 두번째 칩을 쌓아 올려서 실제 회로 면적보다 더 적은 공간에도 칩을 사용할 수 있는 기술입니다.
플래시 메모리 칩이나, SDRAM 소자 등에 쓰입니다.
가끔 MLC(Multi Level Cell), SLC(Single Level Cell) 기술과 헷갈리시는 분들도 계시는데, 그 기술과는 다른 부분의 기술입니다.
====
( - -)a 이제는 학생으로 가장한 백수가 아닌 진짜 백수가 되어야겠다.
4번의
4번의 경우는.
클럭이 수 백MHz까지는 별 문제가 안되지만,
GHz 이상 넘어가면 한클럭당 이동하는 전자의 거리가 몇 cm밖에 안된답니다.
하지만 소자 수가 늘어나면 그만큼 회로가 늘어나고 전체 길이도 늘어납니다.
개별 유닛별로는 회로가 줄어들겠지만 전체적으로 보면 많아지죠.
이때문에 전체에 클럭이 동일하게 들어가도록 하기 위해
회로 설계를 특수하게 합니다. (몇가지 방법이 있는걸로 알고 있습니다)
안하면 clock skew(각 부분마다 clock이 다르게 들어옴)때문에
정상적인 동작이 이루어지지 않기 때문입니다.
Written By the Black Knight of Destruction
Written By the Black Knight of Destruction
인용: 이때문에
무슨 방법이 있나요?
방법은 여러가지...
복합 회로의 경우 PLL을 여러개 두어 칩 안 회로의 목적마다 다른 클럭을 쓰고 동기화 할 수 있습니다.
혹은 클럭을 위한 버스를 물리적으로 따로 두어 클럭의 진행이 동일하도록 만든 경우도 있습니다.
조금 복잡한 경우는 지연된 클럭을 이용하여 다른 부분의 회로에서 사용하고,
같은 값을 쓰는 곳에서 동기화 하는 회로를 통해 맞추는 경우도 있습니다.
====
( - -)a 이제는 학생으로 가장한 백수가 아닌 진짜 백수가 되어야겠다.
전자공학쪽을 자세히
전자공학쪽을 자세히 못들어서 잘은 모르겠습니다.
가장 간단한 것은 클럭 라인을 최우선으로 배치를 해서 각 유닛마다 최단거리로 들어가도록 하는 것이고,
그외에도 여러가지가 있을겁니다.
예를 들자면 알파cpu 같은 경우는 클럭 라인이 중앙의 2개 축에서 사방으로 뻗어나가서 각 유닛으로 공급되는 형태로 되어 있습니다.
글 내용을 좀 수정해야겠네요. 알파칩도 수백MHz짜리 칩인데 그런것까지 고려했다면 지금 나오는 GHz대의 칩들은 어느 정도인지 아실겁니다.
Written By the Black Knight of Destruction
Written By the Black Knight of Destruction
아... 4번의 경우에는
아...
4번의 경우에는 전자의 이동 거리 문제가 아닙니다... 그건 마이너한 문제구요...
4번을 알기 위해서는 왜 Buffer나 Inverter를 Driver 라고 하는 지를 이해해야 합니다...
Driver... 달리 말하면 펌프입니다... 일반적인 펌프에서 알 수 있듯이 Driver의 역할을 미약한 신호를
받아서 증폭 또는 신호 복원을 하는 역할을 합니다...
하지만, 그 신호 복원을 위해서는 많은 전자가 필요합니다...
선폭이 너무 얇아지게 되면 그 전자의 수가 문제가 되는 거죠... 여러 개의 아웃풋을 제대로 펌핑할 수가 없습니다.
아시다시피, 메모리가 아니더라도 모든 전자 회로는 Capacitor를 이용하여 신호를 처리합니다.
그 Capacitor를 채우려면 그 만큼의 전자 수가 필요합니다.
이제 선폭을 더 줄이면 시간 당 채울 수 있는 Capacitor의 수 (Fan-Out)가 적어 지게 되는 겁니다.
적층기술은 10년 전에 들었던 건데...
그것도 전공분야가 아니었던 사람한테 들었던건데
그간 듣지 못해서 적층기술이 실효성이 없어서 관뒀는 줄 알았는데...
놀랍군요.
생각해보니 속도와는 별개로 용량을 늘리는 측면에서 적층기술은 상당히 쓸만하겠군요.