[schoi0@SEL-SCHOI0-D2 makefile]$ ls
Makefile a.c env_file
[schoi0@SEL-SCHOI0-D2 makefile]$ make
cc -c -o a.o a.c
cc a.o -o a
[schoi0@SEL-SCHOI0-D2 makefile]$ make
make: 'a'은(는) 이미 업데이트되었습니다.
[schoi0@SEL-SCHOI0-D2 makefile]$ touch env_file
[schoi0@SEL-SCHOI0-D2 makefile]$ make
cc -c -o a.o a.c
cc a.o -o a
[schoi0@SEL-SCHOI0-D2 makefile]$ cat Makefile
include env_file
a: %: %.o
*.o: %.o: %.c env_file
[schoi0@SEL-SCHOI0-D2
소스가 여러개이고 타겟이 하나일때 적용을 어떻게 해야할지요
답변 감사합니다.
SRCS=1.c 2.c 3.c
TARGET=num
include env_file
이럴때에 어떻게 해야 할 지
현재는
SRCS의 각 파일에
1.o: env_file
식으로 하나하나 추가해 준 상태입니다.
이걸 SRCS를 이용할 수 있을까요?
자문자답을 하게 되네요
$(OBJS) : env_file을 넣으면 되는것을
근본적인 질문으로 꼭 Makefile을
근본적인 질문으로 꼭 Makefile을 사용하셔야하나요?
저 같은 경우도 그런 고민들 끝에 cmake를 사용하고 있습니다.
cmake를 사용하시면 Makefile로 고민하시는 대부분의 일들이 해결될겁니다.
댓글 달기