make assignment 관련 variable expand에 대해서 질문 드려요.

안녕하세요. make 관련해서 궁금한 것이 있습니다.

아래 간단한 makefile을 보면 결과가 gcc ASSIGNMENT만 출력이 되는게 맞는 것 같은데
TEST = ${CC} 가 TEST := ${CC} 처럼 동작하는 이유가 궁금합니다.

감사합니다.

$ cat makefile
CC := cc
TEST = ${CC}
all :
@echo "${TEST} ASSIGNMENT"

ifeq (${TEST},cc)
TEST = ${CC}
$(info ${TEST} ---info)
endif
CC := gcc

$ make
cc ---info
gcc ASSIGNMENT