Makefile 로 dependency file 만드는 command 생성하기 관련

안녕하세요

프로젝트에서 사용하는 Makefile을 수정해서 dependency file을 생성하는
커맨드를 만들고 있는데 도무지 풀리지 않아 문의드립니다.

여러 디렉토리에 있는 소스파일을 최상위 디렉토리 Makefile 하나에서 빌드하는 형태이며
dependency file(depend.d) 파일 또한 최상위 디렉토리에 depend.d 라는 이름으로
하나만 생성해 관리하고 싶습니다.

Makefile을 정확히 올릴 수 없는 사정이 있어 비슷한 형태의 예를 올리는 것으로
대체하겠습니다.

* 이 코드는 현재 정상동작하지 않습니다.

.SUFFIXES : .d .o .c. .s .h
c_SRC += dir1/test1.c
c_SRC += dir2/test2.c
c_SRC += dir2/dir3/test3.c
 
OBJS = $(c_SRC:.c=.o}
 
-include depend.d
 
/*...중략...*/
 
TARGET=output.axf
 
output : $(OBJS)
     $(CC) ~~~~~~(생략)
 
%.o : %.c
     $(CC) ~~~~~~(생략)
 
dep :
       $(CC) -MM $(CFLAGS) $(c_SRC) >> depend.d

위와 같은 Makefile을 이용해 make dep 을 할 경우

gcc -MM (include list) -MT test1.c test2.c test3.c >> depend.d 로 커맨드가 만들어지면서
depend.d 파일들의 target이 되는 부분이 test1.c 가 되버립니다.

저런 경우 어떤식으로 dependency 생성을 해야 맞는건지 궁금합니다.